七道奇
找到您需要的资源啦!?本站所有软件高速免费下载,记得下次再来哦,七道奇您下载的首选
软件大小:5.00 MB 下载次数:100
更新时间:2019-07-25 02:45:00

软件简介:上一页Advanced Recent Access(文档历史记录管理工具) V6.0.17 官方版最新无限制破解版测试可用 下一页DbSchema(数据库关系图设计器) V8.1.7 官方版最新无限制破解版测试可用


  本软件是由七道奇为您精心收集,来源于网络转载,软件收录的是官方版,软件版权归软件作者所有,本站不对其观点以及内容做任何评价,请读者自行判断,以下是其具体内容:
  

  modelsim10.4破解是一款专业的HDL仿真软件。该软件在新的版本中带来了很多功能,比如说增强了对HDL和Verilog语言IEEE 标准的支持编译速度更快、效率更高的特点,喜欢的话可以亲自体验下。

modelsim10.4破解版

【功能特点】

  1、RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真

  2、单内核VHDL和Verilog混合仿真

  3、源代码模版和助手,项目管理

  4、集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能

  5、C和Tcl/Tk接口,C调试

  6、对SystemC的直接支持,和HDL任意混合

  7、支持SystemVerilog的设计功能

  8、对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL

  9、ASIC Sign off

  10、可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码

【常见问题】

  1、直接将用VerilogHDL编写的128分频器程序count128.v设置为工程的顶层设计文件,编译失败?

  快速建立了一个只有一个器件的电路图文件:Msim.bdf,将输入输出信号直接引出来,并将其设为顶层文件,编译通过

  2、编译通过后进行仿真,仿真失败?

  原因是:

  已经设定仿真语言为Verilog HDL

  解决方法:

  用手工重新写了一段Verilog HDL语言的顶层设计文件MSim.V。编译通过,并且仿真正常

  3、波形加载慢的问题解决办法?

  方法一

  先仿真1ms,然后zoom full一次,在此基础上再跑1ms,再zoom full,依此类推跑到10ms,这时再zoom full就很快地完成了。我猜原因是前面的9次zoomfull建立了一些缓存数据,以供第10次使用,所以变快了

  方法二

  变化频率最大的信号删除掉,通常情况下,变化频率最大的信号是时钟信号,如果一定要保留,那么可以将该信号的format设为literal,或者event,如果format是logic,将严重拖慢画波形的速度。设置的方法是在波形信号处点击右键,选择format->literal

【下载地址】

modelsim V10.4 32/64位 免费破解版



  “modelsim V10.4 32/64位 免费破解版最新无限制版测试可用[应用软件]”系转载自网络,如有侵犯,请联系我们立即删除,另:本文仅代表作者个人观点,与本网站无关。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性七道奇不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。

Copyright © 2020-2022 www.xiamiku.com. All Rights Reserved .